(54) SYSTEM AND DEVICE FOR FRAME SYNCHRONIZATION

(11) 63-244949 (A) (43) 12.10.1988 (19) JP


(21) Appl. No. 62-78089 (22) 30.3.1987

(71) NEC CORP (72) TOKUO YOSHIDA

(51) Int. Cl*. H04L7/08,H04J3/06

PURPOSE: To facilitate synchronous detection and to decelerate a synchronizing processing, by distributing high-order group input data to plural systems of information of a low-order group in frame constitution of bit multiplexing system.

CONSTITUTION: Seven sub-frames including, for example, a synchronizing bit F are inputted from a high-order group input data terminal 201 to a serial-parallel conversion circuit 203, and they are fetched by every three bits, and are outputted as output information of three systems. Furthermore, the channel shunt of the information are performed at a channel shunt circuit 204 by the output information from a synchronization control circuit 207, and are outputted to low-order group output data 208, -208, In such a case, since a frame synchronizing pattern which forms a patrol code of code length 7 on the output 208, appears bit by bit at every N/3(N represents frame length bit) in a synchronous state, by dividing it by a divider 206, using a generating function, a remainder goes to zero, then, synchronization can be confirmed.



206,206: divider, a: one frame length $(7 \times N)$ bits), b: N bits

(54) FRAME SYNCHRONIZING SYSTEM

(11) 63-244950 (A) (43) 12.10.1988 (19) JP


(21) Appl. No. 62-78090 (22) 30.3.1987

(71) NEC CORP (72) TOKUO YOSHIDA

(51) Int. Cl⁴. H04L7/08,H04J3/06

PURPOSE: To facilitate synchronous detection and to decelerate a synchronizing processing, by inserting distributively a frame synchronizing pattern bit by bit into the leading bit of each frame in frame constitution of bit multiplexing system.

CONSTITUTION: From high-order group input data 101, for example, seven subframes are inputted. To the forefront of each sub-frame, one bit to the frame synchronizing pattern is inserted distributively. The high-order group input data is taken out by every three bits at a serial-parallel conversion circuit 103, and they are developed to three systems of output information, and are inputted to a channel shunt circuit 104. In such a case, since the frame synchronizing pattern which constitutes a patrol code of seven bits is inserted only to the output data 110 of the circuit 104 at every N/3(N represents a frame length bit), it is fetched in a divider 1061, and is divided by a generating function, and synchronization can be confirmed by the result of zero of a remainder.



106,,106,: divider, + 107: synchronization control circuit, m: one frame length (7 \times N bits), n: N bits

(54) SYSTEM FOR HOUSING MULTIDROP TERMINAL OF STAR LAN USING TOKEN RING LAN DEDICATED FOR CONTROLLING TRANSMISSION RIGHT

(11) 63-244951 (A) (43) 12.10.1988 (19) JP


(21) Appl. No. 62-77305 (22) 30.3.1987

(71) NEC CORP (72) SUSUMU DEGUCHI

(51) Int. Cl4. H04L11/00

PURPOSE: To prevent the collision of transmission data between terminals connected in a multi-drop form from being generated, by controlling the transmission right of a terminal connected in the multi-drop form with an IEEE 802.5 token ring LAN.

CONSTITUTION: When the terminal 31 transmits data, the terminal 31 captures the free token 7 of a token ring LAN5 first. Next, the terminal 31 sends the data after confirming the fact that no carrier exists on a line 41. In such a case, the terminals 32, 33, and 3N detect data 8, and stop the stepping of a repeat return timer, a token holding timer, a PDU queue timer, an effective delivery timer, a non-token timer, an in-operation monitoring station timer, and a wait monitoring station timer until no data 8 exists on the line 41 any more. In such a way, no data is transmitted simultaneously from the terminals, thereby, the collision of the data can be prevented from being generated.



A

⑩日本国特許庁(JP)

10 特許出願公開

砂公開特許公報(A)

昭63-244949

@Int.Cl.4

識別記号

厅内整理番号

母公開 昭和63年(1988)10月12日

H 04 L 7/08 H 04 J 3/06

A-6914-5K A-6914-5K

審査請求 未請求 発明の数 3 (全9頁)

❷発明の名称

フレーム同期方式及び装置

②特 頭 昭62-78089

经出 類 昭62(1987)3月30日

砂発明者 吉田

徳 夫

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

邳代 理 人 弁理士 内 原 晋

明細書

発明の名称

フレーム同期方式及び装置

特許請求の範囲

(1) サブフレーム長Kビットのし国のサ<u>ブフレームから構成されるフレームにおいて、各サブフレームにはM(KはMの</u>倍数)ビットのフレーム同期用パターンがそれぞれ挿入されており、前記Mビットのフレーム同期用パターンから各サブフレーム毎に順次取り出されるM組のしビット列パターンは、互いに排他的に存在するM温の生成多項式から生成され且つ互いに排他的に存在する符号長しビットの返回符号であることを特徴とするフレーム同期方式。

□受信信号をMビット毎に取り出す直並列変換器と、該直並列変換器のM本の出力が接続され、 該M本の入力信号のチャネルを入れ換えてM本の信号を出力することが可能なチャネル入れ換え器 と、該チャネル入れ換え器の出力信号の少なくて も1本を入力線とし、試入力線から取り出される 符号長しピットを係数とする符号多項式と予める の外のの対象を計算するM個の割算器と、前記 号長しピットと該別余を用いて前記チャネル入 技之回路のチャネル入れ換え制御を行う手段とを 含むことを特徴とするフレーム同期装置。

特閒昭63-244949(2)

は与を並列展開する第2の直並列変換器とを含む ことを特徴とするフレーム同期装置。

発明の詳細な説明

(産業上の利用分野)

この発明は、基件伝送系、公衆側、加入者系等 のディジタル伝送係に用いられる両期方式に関す るものである。

(従来の技術)

また他の方法としてフレームをサブフレーム単位に分け、フレームパターンを各サブフレーム信分散させる方法があり、第5回にそのフレーム信成の一般例を示す。同回におけ、各サブフレームは、1ピット単位であり、1フレーム(1×1の代表にフレームパターンが1ピットに関次にフレームパターンが1ピャトに対すつは入されている。Fi(i=1.2.….l)は各サブフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに挿入されるフレームの先頭1ピットに押入されるフレームの先頭1ピットに押入されるフレームの先頭1ピットに押入されるフレームの

ト、#1~#しは1ビット単位のサブフレームを 示す。この方式においては(F1F2F3…FL-1FL)が フレームパターンとなっており、同期検出に1F1) では、分離された信号列から(F1F2F3…FL-1F1) なるフレームパターンをフレームパターンは の対し、カームパターンをフレームパターンを の対し、のえば、フレームパターンがフレーな ない、のえば、フレームパターンがフレーなのの トF1F3F3……に挿入されている に送することに アレームビットF2F4F4……を 用級とことに の情報を に送すること の情報を に送する。

(兒明が解決しようとする問題点)

第4図に示されたようなビット多重方式においては、フレームチャネル(F)として、1フのの小人だット中1ビットを使用している。回路の小規模化、簡易化をはかるためには、1フレームを構成するKの長さはあまり大きくすることはアータ量におけるフレームパターンの信号量が1/Kと大きくなっている。このオ

ーパーヘッドは伝送容量を増大高速化するに従っ て大きくなることが予想され、更にシステムの信 類性やサービス性等を考えると、伝送路監視モニ タやサービスモニタ等の情報を伝送するチャネル も必要となり、この傾向は著しく増大することに なる。また、第5因に示されたような、フレーム をサブフレーム単位に分け、フレームパターンを 各サブフレームに分散させる方式においては、固 有なフレームパターンである(P1F2F3……FL-1 FL)と一致する信号列を分離された信号列から検 出することにより同期製出を行ない、フレーム同 期およびサブフレーム同期の確保を行なってい る。フレームピットFi~Fi内に伝送舞監視モニタ やサービスモニタ等の情報を挿入して伝送したり 1フレーム内のサブフレーム数しや、サブフレー ムの構成ピット数1を増やすことにより、回路の 複雑さを増すことなく、伝送データ量に対するオ ーパーヘッドが少ない情報伝達が可能になる。

しかしながら、一度同期が外れた場合には、フ レームパターンである(F₁F₂F₃……F₁₋₁F₁)と一

特開昭63-244949(3)

致する信号列を分離された信号列から検出するためには、最悪1フレーム間のハンティンがる最終に同期復帰を行うまでにかかる最終を同期ではし、「×1フレーム(SEC)・大きのカーンの大きくなってしまうと、一皮同期が外を表がしまっている。「FiF2F3……Fi-1FL)をはいているまでにかかる平均時間が大きくなっていた。

更に同方式において、固有なフレームパターンである(F1F2……FL-1FL)を分離するためには、通常直並列変換器を用いて入力信号を展開し、その1 系列から固有なフレームパターンの検出を行なっている。このため、一度同期が外れた場合には最悪並列展開された全系列に対してフレーム同期用パターンの検出を行う必要があった。

本発明は、これらの同題点を解決した回路規模の増大複雑さを増すことなく伝送データ量に対するフレームパターン信号量のオーバーヘッドを少なくし、フレームパターンの検出が容易で、かつ、同期復帰にかかる平均時間を組少することが

でき、更には、信号の処理速度を低減するために 用いられる直並列変損器の出力のうち少なくとも 1 系列を検出すれば、系全体の状態を把握するこ とができる高速大容量の伝送系に適した同期検出 回路を提供することにある。

(問題点を解決するための手段)

本発明によれば、受信信号をMビット毎に取り出す直並列交換器と、該直並列交換器のM本の出力が接続され、該M本の入力信号のチャネルを入れ換えてM本の信号を出力することが可能なチャ

ネル入れ換え器と、該チャネル入れ換え器の出力 信号の少なくても1本を入力線とほ及入力線 ら取り出される符号長しピットを係取り出される符号長しピットを係動的に存在 の生成多項式との到余を計算するM個の生成多項式との到余を計算するM個にである 算器と、前記符号長しピットと該判余を用いて前 記チャネル入れ換え回路のチャネル入れ換え が得られる。

本発明によれば、受信信号をMビットを協議と、 で第1の直接の対象機器と、 で第1の直接の対象機器と、 で第1のが接続され、 の出力が接続の本の出力することが は、 は、 は、 のようないが、 は、 のようないが、 は、 のようないが、 は、 のようないが、 は、 のようないが、 は、 のようないが、 のより、 のようないが、 のないが、 のない え制御を行う手段と、前記チャネル入れ換え制御手段の制御信号を入力とし、かつ前記チャネル入れ換え器の出力信号を並列展開する第2の直並列変換器とを含むことを特徴とするフレーム同期装置が得られる。

(実施例)

本発明の実施例について説明する前に、ここでは返回符号について簡単に説明する。一般的に符号語を $(A_0A_1A_2\cdots A_{n-1})$ としたとき、 A_0 をn-1 次、 A_1 をn-2次、 \cdots 、 A_{n-1} を0次に対応させて、符号多項式F(X)を

--- {1}

と表すことができる。ここで符号長は n であり、 時間的には高次の項 A o が最初に現れ、順次低次の 方へと進み、最後に A a - 1 が現れるものとする。

ここで、符号長7、符号語として($C_1C_2C_5$ … C_7)を選んだとすると、符号多項式F(x)は 6 次の多項式で表すことが可能であり

F1(X)=C7+C6X+C3X2+C4X3+C3X4+C2X5+C1X6 ... [2]

特別昭63-244949(4)

と表せ、例えば、生成多項式 $G_1(X)$ として 3 次の 多項式を選び

G!(X)=1+X+X3 ... G)

とした場合、

 $F_1(X) = Q_1(X)G_1(X)$... (4)

を満足する $Q_1(X)$ なる多項式が存在すれば、式Q の多項式は式Q の生成多項式から生成されたことになる。ここで多項式 $Q_1(X)$ として、入力ビット列 $I=\{1110\}$ を係数とする多項式

Q:(X)=X+X²+X³ [5]

を選び、2を法とする体を仮定すれば、

 $F_1(X)=Q_1(X)G_1(X)$

=(X+X2+X3)-(1+X+X3)

-X-X5-X6 ... (6)

. となり、符号語

¥3=(1100010) ··· (7)

が、入力ビット列 l = (1110)から生成されたことになる。この場合、入力ビット列としては、(8000)のビット 列を除いた 24-1=15種のビット列があり、それぞれの入力ビット列に対応した符号語が

生成される。

更に、刊行物"「符号理論」(宮川洋、岩番好格、今井秀樹著、昭晃堂、p194~197)"に示されているように、2を法とする体において、一般にロを符号長とした時、生成多項式 G(X)が X*・1を割切る時 G₁(X) から生成される符号語は巡回符号をなす。従って、式口の生成多項式は、

 $(x^7+1)/G_1(x)=(x^7+1)/(x^2+x+1)$

= X 4 + X 2 + X + 1 ... (8)

	1	1	0	0	0	1	0
	1	0	0	0	1	0	ı
	0	0	0	1	0	1	1
A * 2	0	0	1	0	1	1	0
	0	1	0	1	1	0	0
	0 1 0	0	1	1	0	0	0
l	0	1	1	0	0	0	1

式切で示された行列Wの各行成分は符号長7の

返回符号となり、

¥4=(0010110) ... (10-4)

¥ = (0101100) ... (10-5)

₩ d = (1011008) ... (18-6)

¥}=(8110001) ... (10-7)

としたとき、VI、VI、…、VIを係数とする符号多項式は、式団の生成多項式で割切れることになる。

他方、生成多項式として

$$G_2(X) = X^2 + X^2 + 1$$
 ... (11)

 $G_3(X)=X+1$ (12)

を選んだ場合、式(11)、(12)の生成多項式は、 x⁷・1を割り切ることが示されるので、式(11)、 (12)からも同様に符号長7の返回符号が生成可能 となる。

例之ば

 $q_2(x) = x^2 + x + 1$... (13)

Q₅(X)=X⁴+X⁵+1 ... (14)

としたとき、

 $F_2(X)=Q_2(X)G_2(X)$

F3(X)=Q3(X)G3(X)

となり、式(15)、(16)で表わされる符号語

V8=(0100011) ... (17)

は符号長7の返回符号となる。

特別昭63-244949(5)

	0101011		WZ=(1101010)	(22-6)
	1010110		W3=(1010191)	(22-7)
	0101101		としたとき、87.8389 を係	
٧,	- 1011010	(20)	式は、式(11)の生成多項式で割	
	0110101		Vieを係数とする符号多項式は	
	1101010		項式で割切れることになる。	
	1010101		(12)で示された生成多項式 G ₁ (X	
つまり				
¥ } = ((0100011)	(21-1)	互いに排他的に存在し、2を法	
	(1000110)		岡一の業因数をもたず、式匂.(13),(14)で示され
		(21-2)	た多項式Q;(X),Q;(X),Q;(X) が	. xt (3) . (11) . (12)
	0001101)	(21-3)		
¥ 4 € (0011010)	(21-4)	で示された生成多項式を因数に	
¥ } = (0110100)	(21-5)	(10-1),(10-2),…,(10-7),式(2	1-1),(21-2);,
n § = (1101000)	(21-6)	(21-7)及び式(22-1),(22-2)	.(22-7) は互いに
¥3=(1010001) .	(21-7)	排他的に存在(それぞれが排他	的に群をなす)す
			ることがわかる。	
¥}=(0101011)	(22-1)	第1の発明を図面を参照して	双明する。 取1日
¥3=(1010110)	(22-2)	に第1の発明の実施例における	
¥}=(0101101)	(22-3)	す。月辺におけるフレームは3	
¥ 3 = (1011010)	(22-1)	おり、サブフレーム長はN(N	

... (22-5)

れている。各サブフレームの先頭3ピットには、 それぞれフレーム同期用パターンが挿入されてい る. 図中 Fi(i=1.2.….7) は、各サブフレームに 押入されている3ピットのフレームピットパター ンを示しており、1フレーム内には 3×7=21ビッ トのフレーム同期用パターンが挿入されているこ とになる。このフレーム同期用パターンとして、 式 [3].(11),(12)で示した生成多項式から生成さ れ、それぞれ排他的に存在する3種の符号長7の 返回符号を選びだす。

例えば、式(10-1).(21-1) 及び(22-1)で示され た符号を用い、

とし、各サブフレームに

¥3=(0110101)

F1=(C[C]C])	(23-1)
F2=(C1C1C1)	(23-2)
F,=(C]C]C])	(23-3)
Fa=(C1C3C3)	/ 22 - 4 \

F = (C | C | C | C |) ... (23-5) F.= (C[C[C]) ... (23-6) F7=(C}C}C}C}) ... (23-7)

ト、1フレームは7個のサブフレームから構成さ

となるようにフレーム同期用パターンが挿入され

第2回に、第1の発明によるフレーム同期方式 の実施例を示す。同図において、201は高次群入力 データSim. 202は高次算入力クロックCKLim. 203 は直並丹交換回路、284はチャネル入換回路、285は 1 / 3 分周回路、2061~2065は割算器、2071は同 期制即回路2081~2081は低次群出力データSoutで

同囚において、高次昇入力データ(Sim)201から 第1囚に示されたフレームによるデータが入力さ れ、高次群クロック信号202 とともに直並列交換 回路の入力は号となる。この受信信号のうち、高 次群入力データ201 は3ピット毎に取り出されて 3系列の出力情報となり、この3系列の出力情報 はチャネル入機回路204 の入力情報となる。更 に、このチャネル入換回路204 は、後途するよう

特別昭63-244949 (6)

な岡期制質回路207 からの出力情報を用いてチャ ネルの切り換えを行むった後、3系列の情報を低 次 昇出力 データ(Sour)208,~208,に出力する。こ のチャネル入換制弾は、一度同期を引き込めば、 その後のチャネル制御はその状態の保持をすれば よく、高速制御を行う必要はない。また、ここで のチャネル入れ換え回路は、各入力を任意の出力 に投続する機能は必要ではなく、ここでのチャネ ル入れ換え制御はジーケンシャルなチャネル入換 を行うだけで良い。例えば、低次群出力データ 2081に系列A、低次群出力データ2082に系列B、 低次群出力データ208%に系列のが出力されている 場合、チャネル入換回路204 は、低次群出力デー タ 20 8 1 に 系列 B 、 低 次 群 出 力 デー タ 20 8 2 に 系列 C、低次群出力データ2083に系列A、または、低 次群出力データ2081に系列で、低次群出力データ 2082に系列A、低次群出力データ2083に系列Bを 出力するようなシーケンシャルなチャネル入換制 弾を行うことができる。この直並列交換回路 283 を用いて3系列に展開された低次群出力データ

2081~2085には、第1の発明の一実施例である図 1 に示したフレームに挿入されているフレーム同 期用パターンが、それぞれ7ピットずつに分離さ れて挿入されていることになる。

以下では、同期状態の確保及び、非同期状態におけるハンティング制御について、順次説明する。

取り込み、この順次取り込まれた7ピットパター ンを符号語とする符号多項式を形成する。制度器 2061は、この符号多項式と、式印で示した生成多 項式G₁(X) との割算を低次群データのフレーム周 期毎に行なう。同様に割算器206₂は式(11)で示し た生成多項式G2(X)、割算器2065は式(12)で示した 生成多項式G₅(X) との割算を行なう。同期状態に おいては、餌食器2061~206,では、式(16)で示し たビット列からなる符号多項式を形成するので、 **謝其器2065の剰余だけが零となる。割集器2861~** 206,は低次群データのフレーム周期毎に送られて くる7ピットパターンと刺余を同期制御回路 287 に送信する。同期制御回路207 においては、これ らの射余の結果と低次罪データのフレーム周期毎 に送られてくる7ピットパターンが式(22-1') で 示したパターンの一致を確認することにより、同 期状態の確保、確認を行う。ここで、同期状態の 確保については、各低次群出力データ208₁~208₅ 対応に、同期確保機能をもたせる構成もできる。 次に、非同期状態に陥った場合のハンティング

式(10-1').(21-1').(22-1') で示された返回符号 をなす3種のフレーム同期用パターンのうち、い ずれの系であるのかの検出を行なう。このため に、割算器2061~2069は低次群出力データ2083の 信号を低次罪データのサカフレーム周期で取り込 む。そして、低次群データのフレーム周期毎に、 7ピットパターンを符号語とする符号多項式と、 式 G1 で示した生成多項式 $G_1(X)$ 、式 (11) で示した生 成多項式 $G_2(X)$ 、および式(12)で示した生成多項式 G₅(X) との割算をそれぞれの割算器206;~206,に て行なう。阿閦朝韓回路207 においては、割宜器 2061~2069の創集の劉余を関べる。いずれの劉余 も非常であるならば、低次昇出力データ208,から 割算器2061~2063が低次群データのサブフレーム 周期毎に取り込む位相を1ピットシフトさせる。 この進作を割算器 2061~2063の 剰余のいずれかが 零となるまで行なう。欝算器2061~2065のいずれ の制命も非常であるということは、各割は詩206;

制御について説明する。非同期状態においては、

先ず低次群出力データ208%に送られてくる系列が

特別四63-244949(フ)

~2世6ヵに低次群のサブフレーム周期 に取り込ま れるピットパターンは、第1図のフレームに挿入 されたフレーム同期用パターン以外、つまりは、 式(10-1*).(21-1*).(22-1*) で示した返回符号を なすフレーム同期用パターン以外の情報であるこ とを意味する。他方、割算器206,~206,のいずれ かの刺余が客であるということは、低次群出力デ ータ 208,内に、低次群データのサブフレーム周期 で1ピットずつ分散して挿入されている3種のフ レーム同期用パターン群いずれか1つを検出した ことを意味する。同期制御回路207 においては、 対耳器 2061~2065のいずれの剰余が零になったの かの判定を行なう。つまり、副算器206;の剰余が 不となった場合には、式(10-1') で示した符号 群、割算器 20.6 gの刺余が常の場合には、式(2.1-1゜)で示した符号群、割算器206gの剰余が帯の場 合には、式(22-11) で示した符号群をフレーム国 期用パターンとする低次群データ系列が、低次群 出力データ208%に送信されていると判定する。こ の判定条件を基づき同期制御回路207 は、チャネ

ル入換回路 204 に制即情報を送り、シーケンシャ ルなチャネル入損を行ない、低次群出力デーフ 208,に式(22-1') で示した符号™をフレーム同期 用パターンとする低次なデータ系列を送信するよ うに制御する。これにより、直並列変換回路 203 で並列展開された全ての系列を検索することなし に、チャネル入換制御が可能となる。この場合で あっても、計算器206;~206;に低次群データのサ ブフレーム周期で取り込まれるフレーム同期用パ ターンは式(22-1*) で示された符号列と全く同じ 周帯で取り込まれるとは限らず訶⊊器206₁~206, に低次群データのフレーム周期毎に取り込まれる 7ピット列と式(22-1') で示した符号の間には、 位相差が存在する可能性がある。つまり、各低次 昇出力データ2081~2085においては、サブフレー ム同期が確保されたにすぎない。同期制御回路 207 においては、いずれの割算器2061~2063の剣 余が等であるのかの情報に基づきチャネル入換回 路のシーケンシャルなチャネル入損を行なった後 に、剤集器206;~2065に取り込まれるフピット列

の情報と式(22-1') の符号列の位相差を検出し、 すみやかなフレーム同期確保を行なう。公人 に のフレーム同期の確保過程は、チャネル 換 を のシーケンシャルなチャネル 側 が 本 が の が 算 20 6 1 ~ 20 6 5 の い 可 能 で よ き に は 前 な た と 同時に 行うことが 可 能 で と き に は 別 る こ に で 示 し た 行 号 列 と の 位 相 差 を 行 っ た と の り 込 ま れ る 7 ピット す る こ と に ひ の で 示 し た 符 号 列 と の 位 相 差 を 行 っ で 示 し た 符 号 列 と の 位 相 差 を 行 っ で テ ンシャル な チャネル 入 換 飼 お よ び フレーム 同 期 確 ほ の ー 活 処理 が 可 能 と な る .

低次算出力データ2081~2089のサブフレームビット数はN/3ビットであるので、一度、非同期状態に陥ってから、チャネル入機制御及びにフレーム同期の確保を行うまでに要する最悪なハンティング回数は、N/3-1回となり、すみやかな同期処理が可能となる。

第3因は、第1の発明によるフレーム同期方式 の実施例を示す。同因において、301は高次群入力 データ(S₁₈)、302は高次群入力クロック(CLK₁₈)、303 は第1の直並列変換回路、304はチャネル入換回路、305は1/3分周回路、306₁~306₅は割算器、307は同期制算回路、309₁~309₂は第2の直並列変換回路、310₁~310₉は低次群出力データ(S₀UT11~S₀UT13、S₀UT21~S₀UT23、S₀UT31~S₀UT33)である。

四回における高次群入力データ(Sim)301、高次群入力データ(CLKim)302、第1の直並列交換問題303、第1のチャネル入換回路304、1/3分別問題305、第算器305、206m以前的第205、第第器305、第算器306m以前的第一タ(Sim)201、高次群人力データ(Sim)201、高次群人力データ(CLKim)202、直並列交換回路205、第章206m以入換回路207と同様ないまでは、1/3文集回路205、第章206m以入換回路207と同様ないまでは、1/2で

特開昭63-244949(8)

タ(Soutii~Soutis)3101~310。には、高次群入力データ(Sim)301がリピット展開された非常に低速化された信号が現われることになる。同期間の他間 307 においては、第2図で示した制御の他に、チャネル入換回路304 の出力信号データ308。に挿入されているフレーム同期用パターンと式(22-1') で示された符号列同の位相差を検出し、直並列交換器3091~3093において3系列展開でより、低近型のシーケンシャル制御を行なう。これでより、低に直並列交換器3091~310。をモニタ列のシーケンシャルな制御が可能となる。

以上、1フレーム内のサブフレーム数77、高ス 群データの各サブフレームに挿入されるフレーム 同期用パターンピット数3、返回符号の符号 7、生成多項式x3・x・1、x3・x2・1、x・1の場合を 単げて説明してきたが、本発明はこれらの超デー 世に限られるものではなく、例えば高のデース ではなりている。 の各サブフレームに挿入されるフレーム同期用 ターンピット数を大きくすれば、より処理

を示す図、第2図、第3図は本発明の実施例を示すプロック図、第4図、第5図は従来例におけるフレーム構成を示す図である。

図において、201、301高次群入力データS_{1H}、202、302 高次群入力クロックCLK_{1H}、203、383直並列交換回路;204、305チャネル入換回路、285、305 1 / 3 分周回路、2061~2065、3061~3065割算器、207、307同期制即回路、2081~2085低次群出力データ、3091~3095直並列交換回路、3181~3105低次群出力データ。

代理人 非理士 内原

低速化することが可能となる。また、符号多項式と 生成 多項式と の 割算を行なう割算器 2061~2065、3061~3065は、シフトレジスタと mod 2 の加算器を用いることにより容易に構成することが可能であり、回路の簡易化、小規模化を図ることができる。

(発明の効果)

このように本発明による同期方式を用いれば、同期検出が容易で、同期動作を低減して行うことができ、また、高次群データで特にフレーム構成を意識することなしに、系全体の状態の把握が可能であり、更には、平均非同期越続時間が従来の構成による同期方式に比べ著しく改善されていることがわかる。

この発明はこのように高速・大容量な伝送系に 速した同期方式であり、 将来より一層高速・大容 量化される伝送系への応用にその活用が期待され るものである。

図面の簡単な説明

第1図は本発明の実施例におけるフレーム構成

第 1 図

- N	<u></u>	ルーム長(7xNビット)―	-
F	F ₂	Fe	F

特開昭63-244949(9)

